This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JP 5267643 303.473us2

3/9/2.
DIALOG(R)File 347:JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.
04275943 **Image available**

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.: 05-267643 [JP 5267643 A] PUBLISHED: October 15, 1993 (19931015)

INVENTOR(s): MURAOKA TORU

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 04-064194 [JP 9264194] FILED: March 19, 1992 (19920319)

INTL CLASS: [5] H01L-029/46; H01L-021/3205

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL: Section: E, Section No. 1494, Vol. 18, No. 35, Pg. 87, January 19, 1994

(19940119)

ABSTRACT

PURPOSE: To improve the electromigration resistance of the A of a wiring layer by growing the A so that its grain size can become larger.

CONSTITUTION: An insulating film 4 composed of an silicon oxide film is formed on a silicon substrate 2 and a contact hole is formed by opening the insulating film 4 on an impurity diffusion layer 6 formed on the surface of the substrate 2. A barrier metal layer 8 of an oxide conductor, for instance, ZnO is formed on the layer 4, on the internal wall of the contact hole formed through the film 4, and on the layer 6 exposed at the bottom of the contact hole. Then a wiring layer 10 composed mainly of A is formed on the layer 8.

(19)日本四特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開20月 特開平5-267643

(43)公照日 平成5年(1998)10月15日

(51) Int C1*	29/48	説別記号 2	•••	型型番号 一QM	P I	`		技術表示協所
	21/3205 29/46	i L		-4M -4M	HOÍL	21/88		N
							未發求	鐵水項の数5(全 5 页)
(21) 出國書	Þ	特颐平4-64194			(71)出额人			
(22)出験日		平成4年(1992) 3 /	7198		(72)発明者	村岡 徳	いは市中 t	P原区上小田中1015番地


(54) [発明の名称] 半導件装置及びその気度が出

(57) [契約]

【目的】本発明は、シリコン基板及び絶縁以上にA1を 主として合有する配義用を形成した半導体装置及びその 製造力法に関し、配益層のA1のグレインサイスを大き く成長させて、A1のエレクトロマイグレーション耐量 を向上させた平等存益置及びその異造力法を提供するこ とを目的とする。

【構成】シリコン基板2上にシリコン圏化膜の絶縁度4 が形成されている。シリコン基板2上形成された不純物 枚取局6上の絶縁線4を関ロしてコンタクトホールが形成されている。絶録線4上及び絶縁数4のコンタクトホール内感、及びコンタクトホール底部に第出した不純物 拡散層6上に、酸化物等限体の例えば2n0のパリアメタル網8が形成されている。パリアメタル網8上に入1 を主として含有する配線図10が形成されているように 様成する。 **村共和党和党政党的**社会中国领域建立来主要

穿土涵株式会社内 (74)代理人 弁理士 北野 好人



一種を

...... r Dialog

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE Publication Number: 05-267643 (JP 5267643 A), October 15, 1993

Inventors:

MURAOKA TORU

Applicants

• FUJITSU LTD (A Japanese Company or Corporation), JP (Japan)

Application Number: 04-064194 (JP 9264194), March 19, 1992

International Class (IPC Edition 5):

- H01L-029/46
- H01L-021/3205

JAPIO Class:

42.2 (ELECTRONICS—Solid State Components)

Abstract:

PURPOSE: To improve the electromigration resistance of the A of a wiring layer by growing the A so that its grain size can become larger.

CONSTITUTION: An insulating film 4 composed of an silicon oxide film is formed on a silicon substrate 2 and a contact hole is formed by opening the insulating film 4 on an impurity diffusion layer 6 formed on the surface of the substrate 2. A barrier metal layer 8 of an oxide conductor, for instance, ZnO is formed on the layer 4, on the internal wall of the contact hole formed through the film 4, and on the layer 6 exposed at the bottom of the contact hole. Then a wiring layer 10 composed mainly of A is formed on the layer 8. (From: *Patent Abstracts of Japan*, Section: E, Section No. 1494, Vol. 18, No. 35, Pg. 87, January 19, 1994)

JAPIO

© 2001 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 4275943

【特許商家の知图】

【選求項1】 シリコン基板と、前記シリコン基板上に 形成されコンタケトホールが隣口された税録度と、前記 コンタクトホール州の前記 3 基板支面に形成されたパ リアメタル母と、前記パリアメタル母上から前記絶録録 上に延在するように形成されたA 1 を主として合有する 配線層とを有する半導体装置において、

計記パリアメタル層の材質は酸化物等度体であることを 特徴とする半導体装置。

【請求項2】 館求項1配款の半導件装置において、 前足融化物等程件は2ヵ0であることを特徴とする半導 依禁性。

【耐水項3】 確求項1 Xは2 記載の半導体整置において

前配絶録號と前配配線路との間に高線点金属を含むマイグレーション補資層が形成されていることを特徴とする 手事体禁忌。

【請求項4】 請求項3記数の半導体装置において、 前配マイグレーション補強資を前記コンタクトホールの 内壁及び底部には形成しないようにしたことを特徴とす 20 る半導体装置。

【耐求項 5】 シリコン基復上に絶縁数を形成し、前記 絶縁題を関ロしてコンタクトホールを形成し、前記総縁 戦上及び前記コンタクトホール内にバリアメタル母を形成し、前記パリアメタル母上にスパッタ法によりA 1 を 主として合有する配額層を形成する半導体装置の製造方 法において、

前記パリアメタル層の材質に酸化物等電体を用いること を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、シリコン基板及び絶縁 既上にA I を主として含有する配額用を形成した半滞体 装置及びその製造方法に関する。

[0002]

【従来の技能】 近年、半導体装置の報訊化に伴い、メモリ、ロジックを問わず、半導体装置に形成されるA1を主として合有する配金層のパルクコンタクト時の誤賞の改善、及びエレクトロマイグレーション育団の改善が要求されている。従来より、シリコンと良好でオーミック接合するA1 (アルミニウム) が半導体装置の配給材料として用いられている。しかし、A1とシリコンの界面では、シリコンがA1幅に拡散する現象が生じる。このときのシリコン同が不均しているとなった。A1の突き抜けると接合が短路される場合もある。そこで、A1の突き抜けると接合が短路される場合もある。そこで、A1の突き抜けと、シリコンのA1への折出を防止するために、A1層とシリコン 周との間にA1やシリコンの移動を阻止するパリアメタル搭を決む構造が採用された。

[0003] 従来の半導体装置の製造方法を図2を用い 50

て説明する。シリコン基板2上にシリコン酸化線の絶縁 膜4を形成し、絶縁旗4を関ロしてコンタクトホールを 形成する。絶縁旗4上と、絶縁旗4のコンタクトホール 内壁及び底部に毎出した不純微鉱散層6に窓化物である TiNのパリアメタル図8を形成する。パリアメタル層 8上にスパッタ法によりA1を主として含有する配線層 10を形成する。パリアメタル図8により配線層10と 粒縁貫4とが接触することがないので、A1とシリコン とが反応することがない。

20 [0004]

【空頭が解決しようとする課題】上民従来の半導体基盤の製造方法に示すように、パリアメタル局8の材質としてT1Nがよく用いられる。しかし、T1N院のパリアメタル局8は、既中に登載を含んでいるが、この空業が存在するとパリアメタル局8と接触するA1を主として含有する配識局のA1のグレインサイズ(結晶粒の大きさ)を大きく成長させることができない。

【0005】ところで、A1を主として含有する配線局の配線抵抗の増大、及び新線などA1を主として含有する配線局の依頼性に関係する要因として、エレクトロマイグレーション関係の関係があるが、このエレクトロマイグレーション関係は、温度勾配、低速治療、室線概要と共に、A1のグレインサイズの大きさに依存することが知られている。

【0006】従って、上述のようにパリアメタル層名に T1N談を用いた。A1のグレインサイズが小さくなっ でしまい。A1を主として含有する配設房のエレクトロ マイグレーション耐性が今化してしまうという問題があ る。本発明の目的は、配線層のA1のグレインサイズを 大きく成長させて、A1のエレクトロマイグレーション 耐性を向上させた半導体装置及びその吸過方法を提供す ることにある。

[0007]

「課題を解決するための手段」上記目的は、シリコン基板と、前記シリコン基板上に形成されコンタクトホールが関口された投資製と、前記コンタクトホール内の前記 S 「基板表面に形成されたパリアメタル層と、前記パリアメタル層上から前記地解験上に延行するように形成されたA 「を主として含有する記述所とを付する平均体表 歴において、前記パリアメタル層の材質は液化物等電体であることを特徴とする平等体表型によって達成される。

【0008】 定た、上気目的は、シリコン基板上に抱録 膜を形成し、前記絶縁既を関ロしてコンタクトホールを 形成し、前記絶縁以上及び前記コンタクトホール内にパ リアメタル層を形成し、前記パリアメダル層上にスパッ 今法によりA1を主として合有する記録度を形成する半 等体装置の製造方法において、前記パリアメタル層の材 質に酸化物等電体を用いることを特徴とする半導体装置 の製造方法によって達成される。

and the first programme

[0009]

【作用】本発明によれば、パリアメタル場に酸化物等を 体を用いるので、配線層のA1のグレインサイズを大き く成長させることができ、A1のエレクトロマイグレー ション耐性を向上させることができる。

[0010]

【実施例】本発明の第1の実施例による半導体接近を図1を用いて説明する。シリコン基板2上にシリコン酸化 鉄の純緑成4が形成されている。シリコン基板2に形成 された不純物拡散層6上の純緑鉄4を閉口してコンタク 10 トホールが形成されている。越緑鉄4上及び純緑鉄4の コンタクトホール内壁、及びコンタクトホール座部に 出した不純物拡散層6上に、酸化物等電体の例えば2ヵ ののパリアメタル層8が形成されている。パリアメタル 圏8上にA1を主として含有する距鏡所10が形成され Tいる

【0011】本実施例による半導体装置は、定額原10の下層のパリアメタル層8が例えば2nので形成され、材質中に窒素を含まないので、パルクコンタクト時にA1のグレインサイズを大きく成長させることができた配金属 0が形成されている。徒って、本実施例によれば、A1配準度のエレクトロマイグレーション留性を向上させた半導体装置を実現することができる。

【0012】次に、本発明の第1の実施列による半導体 接世の製造方法について説明する。まず、シリコン基板 2上にシリコン陸化態の絶録数4を形成し、絶録数4を 閉口してコンタクトホールを形成する。絶録数4上及び 絶縁数4のコンタクトホール内壁、及びコンタクトホール ル底部に第出した不純物拡致層6上に、慢化領導電体の 別えば2nOのパリアメタル層8を形成する。次に、パ 30 218】次に、高磁点金属ナイトライド周12上及 びコンタクトホール内のパリアメタル層8上にスパッタ 規定数4のコンタクトホール内のパリアメタル層8上にスパッタ 別えば2nOのパリアメタル層8を形成する。次に、パ 32 法を用いてAIを主として含有する配象層10を形成する。 このように、本実施例による半導体量面の製造方法 によれば、第1の実施例と同様にパリアメタル例8に突

【0013】このように、本実施例による半導体装置の 製造方法によれば、パリアメタル層に登場が合まれない ため、パリアメタル層上に形成する人 1 を主として合有 する配線層が登場による影響を受けず、グレインサイズ が大きく成長した人 1 を主として合有する配線層を得る ことができる。従って、エレクトロマイグレーション耐 性に優れ、は製性の向上した配線層を形成することがで

【0014】本発明の第2の実施例による半等体教授を 図2を用いて説明する。シリコン基板2上にシリコン酸 化酸の逸級競4が形成されている。シリコン基板2に形成された不純物拡散層6上の絶縁競4を開口してコンタ クトホールが形成されている。逸縁競4上及び絶縁線4 のコンタクトホール内型、及びコンタクトホール底部に 開出した不純物拡散層6上に、酸化物等操体の例えば2 nOのパリアメタル層8が形成されている。コンタクトホール以外のパリアメタル層8が形成されている。コンタクトホール以外のパリアメタル層8上に流動点全属ナイトライド四12が形成されている。高速点全属ナイトライドの 図12上及びコンタクトホール内のパリアメタル層8上 にA1を主として合有する記録図10が形成されている。

【0015】本英雄例による手等体装置は、人1を主として含有する配線局10の下層に高酸点金属ナイトライド12を形成することにより、その下層のパリアメタル周8の2n0だけでは完全でない、ストレスマイグレーションやエレクトロマイグレーションの高性を向上させたものである。ただし、コンタクトホール内は、高抵抗化させないように配算用10下部には2n0のパリアメタル超8のみが存在するようにしている。

【0016】次に、本発明の第2の実施例による半導体 整置の異定方法について説明する。まず、シリコン器板 2上にシリコン酸化膜の絶縁膜4を形成し、絶縁膜4を 関口してコンタクトホールを形成する。絶縁膜4上及び 絶縁膜4のコンタクトホール内壁。及びコンタクトホー ル底部に属出した不純物拡散層6上に、酸化物等電体の 領えば2n0のパリアメタル層8を形成する。

【0017】 水に、コンタクトホールを埋め込むようにして全面にレジストを登むし、レジストをアッシングして、コンタクトホール内にのみレジストが残るようにする。 このレジストをマスクとして全域に高観点を属ナイトライド層を形成する。 次に、コンタクトホール内のレジストを除去して、コンタクトホール上の高額点金属ナイトライド層をリフトオフする。こうして、コンタクトホール以外のパリアメタル図8上に高速点を属ナイトライド層12を形成する。

【0018】 次に、高融点金属ナイトライド別12上及びコンタクトホール内のパリアメタル図8上にスパッタ 法を用いてAIを主として合有する配線別10を珍成する。このように、本実施例による半導体基度の配金方法によれば、第10実施例と同様にパリアメタル別8上に形成するAIを主として合有する配線別10が宝宝による影響を受けず、グレインサイズが大きく成長した記線間10を得るととができる。さらに、AIを主として合有する配線周10の下層に商職点金属ナイトライド12を形成することにより、その下層のパリアメタル層8のZェロだけでは完全でない、ストレスマイグレーションやエレクトのマイグレーションの配性をより向上させることができ

【0019】本発明は、上記支護例に限らず種々の変形が可能である。例えば、上記支護例においては、パリアメタル層の酸化物等電体には、等電性や理成の容易性等から2n0を選んで用いたが、他の材料、例えば、等電性セラミックスである3n0。、支いは2n0-Bi: O。等を用いてもよい。また、上記支護例においては、総量資4として51酸化額を用いたが、S1N等他の総級環を用いてもよい。

[0020] 主たさらに、上足実施例においては、マイ

グレーション耐性を向上させるために高配点金属ナイト ライド周12を形成したが、この層の材質は他のもの、 例えば高強点金属、テタンタングステン、又は高融点金 属シリサイド等でもよい。

[0021]

【発明の効果】以上の通り、本発明によれば、パリアメ タル間にው化物等電体を用いるので、定線層のA1のグ レインサイズを成長し易くして、A1のエレクトロマイ グレーション耐性を向上させることができる。

【図質の簡単な説明】

【図1】本発明の第1の実施例による半導体装置を示す

選判に [**図**1]

本第甲亚第10天地研究上3年等纬板重布31寸图

図である。

【四2】本発明の第2の実施例による半導体装置を示す 図である。

【図3】従来の半導件装置の製造方法を示す図である。 【符号の製剤】

4---独绿欧

6 -- 不其特拉敦區


8~パリアメタル母


10 10-配線周

12…高限点金属ナイトライド図

[2]

本品的小篇之の安徽四次上3年等体装置全京计图





2一半時後 4一 息東京 6一不延歩が改進 8一大リスタル場 カー記録器 しか一次のなるはカイトライドの

Q213}

在本文学等往最近0到进步线5元十四

